• 其他栏目

    黄乐天

    • 副教授 硕士生导师
    • 性别:男
    • 毕业院校:电子科技大学
    • 学历:博士研究生毕业
    • 学位:工学博士学位
    • 在职信息:在岗
    • 所在单位:电子科学与工程学院(示范性微电子学院)
    • 入职时间: 2009-07-06
    • 学科:计算机系统结构
      微电子学与固体电子学
    • 办公地点:沙河校区211楼1107房间
    • 电子邮箱:

    访问量:

    开通时间:..

    最后更新时间:..

    个人简介

    请申请2022年推免生的同学通过邮箱联系,联系邮箱:huanglt@uestc.edu.cn

    对于本团队研究方向感兴趣的同学建议先观看B站伯克利大学EECS151课程:https://www.bilibili.com/video/BV1eu411r7Y3?spm_id_from=333.337.search-card.all.click&vd_source=e820315228995be80517e285293e0215

    从而判断自己的兴趣以及基础是否适合。


    长期从事计算机芯片相关研究,主要包括专用微处理器与领域专用片上系统、互连子系统与互连桥接芯片、计算机芯片可靠性/可测性设计、基于FPGA的专用加速系统等方面的工作,主持国家级、省部级项目多项。先后基于PowerPC、MIPS、ALPHA、ARM、SPARC、RISC-V等不同指令集的设计和验证过多款专用片上系统。从教以来直接指导和协助指导研究20余人,所指导的研究生毕业后主要在平头哥、海思、复旦微电子、燧原、芯源等专业IC设计公司从事系统级芯片设计工作和华为、中兴、海康等系统设计公司从事软硬件协同设计相关工作。


    关于2022年招收推免研究生的说明:

    1.按往年惯例,我校电子学院采用“优本库”制度录取推免生,具体制度可以参考:https://www.ese.uestc.edu.cn/info/5085/15410.htm

    2.本团队招生推免生的时间节点为:

            7月1日-7月30日,与有意保送本团队的同学与团队老师沟通,全面了解本团队的信息。

            8月1日-8月15日,与团队老师进行深入全面沟通以后,消除师生双方的信息差,明确选拔意向。

            8月15日-8月20日,按照学院要求提报参加优本库的申请,提交优本库申请相关资料。

            8月25日-8月30日,进行“优本库”面试,具体时间待定。

    3.目前我们团队的主要科研合作在长三角地区,研一结束以后很大概率在湖州、无锡、南京等地开展课题。由于课题的特殊性,无法在成都开展。如果报考电子科技大学研究生的目的之一是因为“喜欢成都”或者说“返回四川”的同学建议不要报考。

    4.自今年3月份以来有很多同学通过邮件与我联系过,但此前属于“交流”而非意向。请交流后仍然有意向报考的同学按照“优本库”招收流程第一项,在经过慎重考虑以后在8月1日-8月15日之间与团队老师进行深入全面沟通以后,明确选拔意向再按要求提报申请。以免因为交流不充分影响后续“优本库”面试效果。

    5.请注意,无论之前的是否联系过我以及无论多久之前就联系过我的同学,想申请本团队“优本库”的同学请在8月1日-8月15日再次明确申请意向,我们将安排更为深入的沟通。如果未在此期间深入沟通的同学,视为“未达成申请意向”。

    6.由于部分同学没有收看到夏令营的宣讲,为了方便大家更全面的了解团队,现将夏令营宣讲的部分内容展示出来:


    团队研究以“设计方法”为核心,重点突出方法学创新,与头部IC设计公司合作突破大规模数字集成电路设计的各项关键技术,形成新的设计方法和关键IP核。



    团队研究方向主要包括:基于人工智能方法设计/优化芯片与系统、芯片与系统的智能化设计以及设计面向智能应用的专用芯片与系统三个方向,三个方向相互支撑、交叉融合


    片上系统自愈技术研究通过设计一整套关键IP核及底层管理软件,让片上系统具备自检测、自诊断、自修复、自保研的自主化管理能力,构造面向片上系统的全生命周期智能管理方法学体系


    FPGA自重构实现故障自愈主要研究如何利用FPGA内部资源的冗余性和同构性,设计多个资源占用更少的“降级版本”功能模块并构造不同的布局,保证在FPGA部分资源出现故障时通过重构让“降级后”的模块避开故障


    超异构高能效智能计算芯片研究如何将存内计算、细粒度的可编程逻辑(FPGA)、粗粒度可重构处理器、嵌入式CPU等不同特性的处理器件通过多芯粒异构集成的方式融合在一起,并研发桥接互连的关键IP核



    团队目前规模不大,因此每个同学负担的科研任务量较大,每一个具体的研究点每届通常1-2名(1名保送+1名考研)学生参与,因此需要同学们综合能力较为全面、自我组织和管理能力较强。


    一般情况下团队将事务性/基础性的工作(焊板子、调电路、做后端)等外协解决,减少同学们的精力消耗,让研究生期间同学们的主要精力集中于“定义关键问题、提出解决方案、配合方案实施”等创新性工作上


    再次说明:目前我们团队的主要科研合作在长三角地区,研一结束以后很大概率在湖州、无锡、南京等地开展课题。由于课题的特殊性,无法在成都开展。如果报考电子科技大学研究生的目的之一是因为“喜欢成都”或者说“返回四川”的同学建议不要报考。


    所指导的研究生毕业后主要在平头哥、海思、复旦微电子、燧原、芯源等专业IC设计公司从事系统级芯片设计工作和华为、中兴、海康等系统设计公司从事软硬件协同设计相关工作。2022年6月21日团队研究生走访成都飞腾公司与相关领导和技术负责人直接交流,交流会后飞腾公司直接向2023届研究生直接发放口头offer。



    教育经历

    2002.9 -- 2006.7
    电子科技大学       通信与信息工程       大学普通班毕业       工学学士学位

    2006.9 -- 2009.6
    电子科技大学       通信与信息系统       硕士研究生毕业       工学硕士学位

    2010.9 -- 2016.6
    电子科技大学       通信与信息工程       博士研究生毕业       工学博士学位

    工作经历

    2017.12 -- 至今

    电子科技大学      电子科学与工程学院(示范性微电子学院)      副教授

    2016.9 -- 2017.11

    电子科技大学微电子与固体电子学院      专任教师

    2013.9 -- 2014.9

    瑞典皇家工学院      访问学者

    2009.7 -- 2016.8

    电子科技大学通信与信息工程学院      专任教师

    社会兼职

  • 2019.10 -- 至今

    中国计算机学会(CCF)集成电路专业组委员

  • 2017.9 -- 至今

    西南地区高校电子线路、电子技术研究会理事

  • 2017.11 -- 至今

     中国计算机学会(CCF)嵌入式系统专委会委员

  • 研究方向

  • 系统级芯片可靠性/可测性设计:
    A.基于人工智能方法的处理芯片失效预测技术:
           失效预测可以在芯片失效前及时更换芯片可以在尽可能降低维护费用的同时保证系统安全稳定的运行。但传统的失效预测方法在实际运用中效果不佳,因此需要研究如何基于人工智能方法实现预测准确性和可信性的提升。
    B.系统级芯片自重构/自修复技术:
           研究系统级芯片在运行过程中在线自检测方法,利用系统级芯片自身的冗余资源设计针对间歇性/永久性故障的自修复机制,确保系统级芯片在恶劣环境中长期稳定的工作。


  • 多芯粒(Chiplets)集成微系统:
    A. 芯粒内芯粒间一体化互连网络
          设计面向异构芯粒的一体化互连网络,解决不同芯粒之间的互联互通与数据共享问题,实现多个芯粒的快速集成。
    B. 封装级异构计算体系结构
           研究如何在单个封装内部实现CPU、FPGA、DSP、AI加速器等多个异构器件的高效集成,探索封装级异构计算系统的体系结构和编程模式。


  • 以FPGA为中心的高性能计算机体系结构:
    A.FPGA为中心的存算网一体化设计方法
         利用FPGA的可编程性构造存算网一体化定制计算平台,实现数据传输、处理、存储三者有机融合,根据任务负载动态的调整FPGA内部资源分配,实现软硬件同时可编程的高性能“弹性计算”。
    B.面向存算网融合系统的编程框架和开发工具
         根据存算网融合系统的体系结构特征,在现有编译器和高层次综合工具的基础上,构造适应于人工智能、图计算等数据流应用的编程框架,进一步形成可以供开发者使用的集成化开发工具。