由于招生政策的变化，目前“湖州专项”还有全日制专业研究生名额1名，有意报考的同学可以抓紧通过邮件联系，联系邮箱：huanglt@uestc.edu.cn

欢迎其他未上线全日制的同学报考“湖州专项”的非全日制研究生。

目前“强芯筑魂”2024级同学尚未确定，有意向的同学可以邮件联系。本团队不接收除“强芯筑魂”计划和已推免到本团队的“准研究生”之外的任何本科生以任何形式参与科研。但可以接收有兴趣参与“集创赛”等集成电路类学科竞争的本科同学，有意者可以邮件联系。

团队长期从事算力芯片相关研究，主要包括专用微处理器与领域专用片上系统、并行计算机互连子系统与互连桥接芯片、存内计算芯片与存算一体化系统、计算机芯片可靠性/可测性设计、面向通信与信息处理的专用加速器等方面的工作，承担国家级、省部级项目多项。先后基于PowerPC、MIPS、ALPHA、ARM、SPARC、RISC-V等不同指令集的设计和验证过多款专用系统级芯片。团队研究生毕业后主要在平头哥、海思、复旦微电子、燧原、安谋科技、芯原、安路等专业芯片设计公司从事系统级芯片设计工作，也有部分同学进入华为、中兴、海康等系统设计公司从事软硬件协同设计、底层软件开发、FPGA逻辑设计等相关工作。

由于算力芯片研发投入的资金和人力巨大，团队采取和产业界头部企业以及重点科研院所合作的模式开展科研。目前团队的主要科研合作对象都分布在长三角地区，团队学生在研一结束以后将在湖州、无锡、南京等地开展课题。由于课题的特殊性，无法在成都开展。如果报考电子科技大学研究生的目的之一是因为“喜欢成都”或者说“返回四川”的同学建议不要报考本团队。

由于本团队的研究方向特殊，属于计算机与集成电路的交叉方向，与传统概念上所谓的“数字集成电路设计”有较大的区别。为避免盲目选择对师生双方今后3年相互带来的痛苦，对于本团队研究方向感兴趣的同学建议先观看B站伯克利大学EECS151课程：https://www.bilibili.com/video/BV1eu411r7Y3?spm_id_from=333.337.search-card.all.click&vd_source=e820315228995be80517e285293e0215

从而判断自己的兴趣以及基础是否适合。

本团队主要研究方向详细介绍如下：

团队以“立足器件、面向应用、始于电路、终于系统”的思路长期从事通信/信息处理、计算机系统与先进微电子技术交叉领域的研究。与头部IC设计公司、国内重点科研院所等长期合作，着力突破算力芯片设计相关的各项关键技术，形成新的设计方法、设计流程、关键IP核以及芯片原型，服务于国家算力基础设施能力提升的重大战略。

团队目前形成了三个具体的研究方向，主要包括：专用处理器与领域专用SoC、片上并行/异构计算、先进计算器件，三个方向相互支撑、交叉融合

“片上系统自愈技术研究”项目是芯片与系统的智能化设计的典型代表，研究通过设计一整套关键IP核及底层管理软件，让片上系统具备自检测、自诊断、自修复、自保养的自主化管理能力，构造面向片上系统的全生命周期智能管理方法学体系，最终实现让芯片在运行过程中能被智能化的管理。

FPGA自重构实现故障自愈主要研究如何利用FPGA内部资源的冗余性和同构性，设计多个资源占用更少的“降级版本”功能模块并构造不同的布局，保证在FPGA部分资源出现故障时通过重构让“降级后”的模块避开故障，属于“基于人工智能方法设计/优化芯片与系统”和“芯片与系统的智能化设计”交叉融合的应用。

“超异构高能效智能计算芯片”项目综合“芯片与系统的智能化设计”和“设计面向智能应用的专用芯片与系统”两个方向的技术，研究如何将存内计算、细粒度的可编程逻辑（FPGA）、粗粒度可重构处理器、嵌入式CPU等不同特性的处理器件通过多芯粒异构集成的方式融合在一起，形成基于System-C和SystemVerilog的体系结构级仿真器，并研发多芯片桥接互连的关键IP核。

该项目研究多芯粒异构集成芯片的辅助设计工具，包含芯粒功能划分与映射、互联体系设计、片上片间通信流量分析等多项功能，支持快速探索设计空间和系统参数，目前已被某合作单位用于实际的集成芯片设计环节。

该项目设计了面向多裸芯/芯粒异构集成的桥接芯粒，支持不同接口的裸芯/芯粒的异构集成，形成以存储为中心采用内存语义交互的传输体系。所形成的标准已于2024年1月1日正式成为中国电子学会团体标准。

团队目前规模不大，因此每个同学负担的科研任务量较大，每一个具体的研究点每届通常只有1-2名（1名保送+1名考研）同学参与。因此需要同学们综合能力较为全面、自我组织和管理能力较强。请报考前对于以后的研究生生活和工作状态有初步的预期以后再考虑是否报考。一般情况下团队将事务性/基础性的工作（焊板子、调电路、做后端、写驱动）等工作外协解决，减少同学们的精力消耗，让研究生期间同学们的主要精力集中于“定义关键问题、提出解决方案、配合方案实施”等创新性工作上

再次说明：目前我们团队的主要科研合作在长三角地区，研一结束以后很大概率在湖州、无锡、南京等地开展课题。由于课题的特殊性，无法在成都开展。如果报考电子科技大学研究生的目的之一是因为“喜欢成都”或者说“返回四川”的同学建议不要报考。

团队的研究生毕业后主要在平头哥、海思、复旦微电子、芯源、安路科技等专业IC设计公司从事系统级芯片设计工作和华为、中兴、海康等系统设计公司从事软硬件协同设计相关工作。以下为近5年团队毕业生来源及毕业后的去向。

对团队有兴趣的同学可以通过以下方式联系，对于片上系统、FPGA等团队从事的科研、教学工作由兴趣的同学也可以通过以下方式获取学习资源。

2002.9 -- 2006.7
电子科技大学       通信与信息工程       大学普通班毕业       工学学士学位

2006.9 -- 2009.6
电子科技大学       通信与信息系统       硕士研究生毕业       工学硕士学位

2010.9 -- 2016.6
电子科技大学       通信与信息工程       博士研究生毕业       工学博士学位

2017.12 -- 至今

电子科技大学      电子科学与工程学院（示范性微电子学院）      副教授

2016.9 -- 2017.11

电子科技大学微电子与固体电子学院      专任教师

2013.9 -- 2014.9

瑞典皇家工学院      访问学者

2009.7 -- 2016.8

电子科技大学通信与信息工程学院      专任教师